# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-208660

(43)Date of publication of application: 28.07.2000

(51)Int CI.

HO11 23/12 // HO1L 21/60

(21)Application number: 11-010387

(71)Applicant : DAINIPPON PRINTING CO LTD

(22)Date of filing:

19.01.1999

(72)Inventor: TSUBOSAKI KUNIHIRO


SASAKI MASAHITO

# (54) CIRCUIT BOARD FOR SEMICONDUCTOR DEVICE AND THE SEMICONDUCTOR DEVICE USING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To use a general-purpose assembly device and sealing device in an assembly process, while enabling resin sealing in batch.

SOLUTION: A substrate 10 is a circuit board where at least one substrate unit U. on which a semiconductor element is mounted is arrayed. Here, a slit-like opening part 15 is provided at a position facing the electrode pad train of the semiconductor element, a conductor circuit 13 is formed on the surface opposite to the semiconductor element's mounting side surface, an internal terminal 12 for connecting to the electrode pad of the semiconductor element using a metal thin wire is formed at one end on the side near the opening part 15 of the conductor circuit 13, and an external terminal 11 for drawing outside is formed at the other end which is continuous to the internal terminal 12, with vertical elasticity-coefficient is set at more than 1,000 kgf/mm2.



# LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

(Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection?

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁(JP)

# (12) 公開特許公報 (A)

# (11)特許出願公開番号

特開2000-208660A)

(43)公開日 平成12年7月28日(2000, 7, 28)

(51) Int. Cl. 7		識別記号	FI				テーマコード(参考)
H 0 1 L	23/12		H01L	23/12		L	5F044
// H01L	21/60	301		21/60	301	Α	


	審查請求 未請求 請求項	の数 6 O L	(全11頁)
(21)出願番号	特顧平11~10387	(71)出願人	000002897 大日本印刷株式会社
(22)出願日	平成11年1月19日(1999. 1.	. 19) (72) 発明者	東京都新宿区市谷加賀町一丁目1番1号 坪崎 邦宏 東京都新宿区市谷加賀町一丁目1番1号 大 日本印刷株式会社内
		(72) 発明者	
		(74)代理人 Fターム(参	100096600 弁理士 土井 育郎 ≳考) 5F044 AA03 AA05 JJ03
		1,5 = (6)	


#### (54) 【発明の名称】半導体装置用回路基板及びそれを用いた半導体装置

## (57) 【要約】

【課題】 アセンブリ工程において汎用の組立装置、封 止装置を用いることができると同時に、一括樹脂封止を 可能とする。

【解決手段】 半導体素子を搭載すべき基板ユニットUを1つ以上配列した回路基板1つたのあって、前記半導体素子の電框パッド列に対面する位置にスリット状の開口部15を有し、前記半導体素子の搭載側の面とは反対側回部15に近い側の一端には金属細線によって前記半導体素子の電極パッドと結線するため内部端子12に減失する他端に外部導出1000kgf/m端子12に減失する他端に外部導出1000kgf/mm端子12に減失する他端に外部導出1000kgf/mm<sup>2</sup>以上であることを特徴とする。





## 【特許請求の範囲】

【請求項1】 半導体素子を搭載すべき基板ユニットを 1 つ以上配列した回路基板であって、前記半導体素子の 電極パッド列に対面する位置にスリット状の開口部を有 前記半導体素子の搭載側の面とは反対側の面に導体 回路が形成され、該導体回路の前記購口部に近い側の<br />
一 媒には金属細線によって前記半導体素子の電極パッドと 結織するための内部端子が形成され、その内部端子に連 続する他端に外部選出用の外部端子が形成されており、 目の縦弾性係数が1000kg f / mm² 以上であるこ レを特徴とする半導体装置用回路基板。

【請求項2】 外部導出用端子が面状に形成されたエリ アアレー型である請求項1に記載の半導体装置用回路基 粝

【請求項3】 半導体素子が搭載される部分に、多孔質 ポリテトラフロロエチレン (PTFE) を基材としその 両面に接着材が形成されたダイアタッチシートを有する 請求項1又は2に記載の半導体装置用回路基板。

【請求項4】 半導体素子の電極パッドと結線するため る側の回路基板最外表面との間に O. O 5 mm以上の段 差を有する請求項1、2又は3に記載の半導体装置用回

【請求項5】 基板ユニットが縦横複数列マトリクス状 に配置された請求項1、2、3又は4に記載の半導体装 置用回路基板。

【請求項6】 請求項1から5のいずれかに記載の回路 基板を用いて組み立てられた半導体装置であって、基板 ユニットに半導体素子がフェイスダウンで搭載され、半 導体素子の電極パッドと回路基板の内部端子とが金属細 30 一に、Tape BGAは一般にポリイミド樹脂を基材 線により結線されており、これらの電極パッド、内部端 子及び金属細線が封止樹脂により覆われていることを特 徴とする半導体装置。

#### 【挙明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体素子を搭載 するための半導体装置用回路基板及びそれを用いて作製 された半導体装置に関する。

#### [0002]

化と軽薄短小の傾向から、例えばLSIはASICに代 表されるように、ますます高集積化、高機能化の一途を たどっている。現在では、リードフレームを用いた樹脂 封止型の半導体装置においても300pinを超える領 域まで実用化に至っているが、この形態の半導体装置は 外部端子が半導体装置の外間部に形成されるため、多端 子化が進むと外形が大きくなることとなる。このため、 半導体装置の外形を大きくすることなく多端子化を実現 するために、外部端子の端子ピッチを狭くすることで対 応してきた。しかしながら、現状では、外部端子のピッ 50 【0007】第三に、TABテーブの剛性が低いため、

チがO. 4mmまでが実用化の限界である。その理由 は、外部端子のピッチが小さくなると、半導体装置を実 装基板 (マザーボード) に搭載する際の搭載精度が高く 要求されることや、マザーボードの端子にクリーム半田 を印刷することが困難になる等の弊害が生じることにあ る。したがって、リードフレームを用いた周辺端子型の 半導体装置は、小型化、多端子化に限界が見えてきてい る。これを補うため、外部端子を2次元的に配列(エリ アアレー状) する技術を用いることで、端子ピッチを小 10 さくすることなく多端子を実現することができる。

2

【0003】このような外部端子をエリアアレー状に配 置する従来技術の第一の例として図17に示すような構 造をしたTape BGAがある。この図17におい て、121はインナーリード、122は半導体素子、1 23はTABテープ、124はスティフナ、125は封 止樹脂、126は半田ボール、127は電極パッドを示 している。

【0004】また、外部端子をエリアアレー状に配置す る従来技術の第二の例として図18に示すような構造の の回路基板上の端子面と、外部導出用の端子が形成され 20 FPBGAがある。この図18において、131は半導 体素子、132はダイアタッチ剤、133は金ワイヤ 一、134は封止樹脂、135はスルーホール、136 は配線部、137はインターポーザ、138は半田ボー ルを示している。そして、インターポーザ用基材として TARテープ或いはリジッドなガラスエポキシ基板等を 使う例が知られている。

## [0005]

【発明が解決しようとする課題】従来の技術で述べた前 者のTape BGAにも以下の問題点がある。先ず第 としたTABテープをインターポーザ用基材として用い るが、このTABテープは通常フープ状で扱われるた め、半導体アセンブリラインはリールトウリール対応の 装置が必要である。現状では短冊状の金属製リードフレ 一ムを用いるアセンブリラインが最も一般的であるた め、リールトウリール方式は新たな設備投資を強要する こととなる。

【0006】第二に、TABテープを短冊状に切断して 現状のアセンブリラインでハンドリングを行おうとする 【従来の技術】近年、半導体装置は、電子機器の高性能 40 と、テープの撓みが大きく、うまく自動搬送できないと いら問題が生じる。例えばポリイミド(縦弾性係数E= 350kgf/mm²) を基材とする厚さ100μm、 幅60mmのTABテープの幅方向にSiチップ(サイ ズ8×15×0. 4mm) 3ケを搭載し、搬送用シュー ター上に置くと、幅方向中央部で約4.3mmの下方向 への撓みが発生し、正常な搬送ができない。この対策と して、リードフレーム類似の枠体に短冊状TABテープ を貼り付けることで、ハンドリングが可能になるが、こ のようにするとコストアップになる。

20

3 半田ボールのコプラナリティー (平均度) が悪く、その 対策として、スティフナ (補強板) を貼り付ける必要が あり、これもコストト昇の要因となる。

【0008】第四に、現在TABテープを用いた半導体 パッケージにおいて通常行われているインナーリードの ギャングボンディングやシングルポイントボンディング 等では、全てのインナーリードを半導体素子側の電棒パ ッドに高精度 (±10μm程度) で位置合わせする必要 があるが、これには特殊な装置を使用するので新たな設 備投資が必要となる。

【0009】第五に、現在TABテープを用いた半導体 パッケージの組み立てで行われている液状樹脂のポッテ ィングによる封止では、封止材料自体が高価であり、且 つトランスファモールドのような一括での封止が不可能 であるために、加工費が高くなる。

【0010】第六に、Tane BGAはその構造から して半導体素子の面内領域に半田ボールを配置すること ができず、従ってパッケージ外形サイズが大きくたる。 【0011】 また、従来の技術で述べた後者の FPBG

Aでも以下の問題点がある。第一に、FPBGAでは半 導体素子を基材上にフェースアップで搭載し、その電極 パッドを素子周辺の基材上配線パターンにワイヤーボン ディングで結繰しているため、必然的にパッケージサイ ズはチップサイズより大きくなり、小型化・薄型化に限 界がある。

【0012】第二に、同じ理由により、半導体素子の電 極パッドから外部端子までの距離が長くなり、高速動作 の隨害とかる。

【0013】第三に、フェースアップ機造であるため、 素子裏面に放熟板を取り付けることが不可能であり、高 30 放熱の半導体素子を搭載することができない。

【0014】以上述べたように、半導体装置は更なる半 導体装置の高集積化、高機能化が求められており、これ に応えてエリアアレー型のTape BGA、FPBG Aが実用に至っているが、これらにも前述の通り多くの 問題点がある。

【0015】本発明は、上記のような事情に鑑みてなさ れたものであり、その目的とするところは、アセンブリ 工程において汎用の組立装置、封止装置を用いることが できると同時に、一括樹脂封止が可能な半導体装置用回 40 路基板及びそれを用いた半導体装置を提供することにあ る。

#### 100161

【課題を解決するための手段】上記の目的を達成するた めに、本発明の半導体装置用回路基板は、半導体素子を 搭載すべき基板ユニットを1つ以上配列した回路基板で あって、前記半導体素子の電極パッド列に対面する位置 にスリット状の開口部を有し、前記半導体素子の搭載側 の面とは反対側の面に導体回路が形成され、該導体回路 の前記開口部に近い側の一端には金属細線によって前記 50 ケージを組み立てる場合も、半導体素子外周部に補強板

半導体素子の電極パッドと結線するための内部端子が形 成され、その内部端子に連続する他端に外部適出用の外 部端子が形成されており、月つ経磁性係数が1000k g f / mm² 以上であることを特徴としている。

【0017】また、本発明の半導体装置は、上記の回路 基板を用いて組み立てられるものであって、基板ユニッ トに半導体素子がフェイスダウンで搭載され、半導体素 子の電極パッドと回路基板の内部端子とが金属細線によ り紡織されており、これらの電極パッド、内部端子及び 10 金属細線が封止樹脂により覆われていることを特徴とす るものである。

## [0018]

【発明の実施の形態】本発明の半導体装置用回路基板 は、縦弾性係数が1000kgf/mm<sup>2</sup>以上の剛性を 持たせたことにより、自重及びSiチップによる撓みが 小さく、従って領冊状で機送が可能となる。このため 汎用のリードフレーム用の半導体組立装置、封止装置を そのまま流用できることになり、専用の設備を新たに準 備する必要がない。

【0019】半導体装置用回路基板の縦弾性率を変えた 時の基板機み量をシミュレーションにより求めた結果を 表1に示す。計算で用いた条件は次の通りである。すな わち、回路基板の幅を65mm、厚さを0.1mm、比 重を1. 8とし、基板の長さ方向10mm当たりSiチ ップ (外形 8×15×0, 4 mm) 3 ケを幅方向に均等 に搭載した。このような回路基板が幅60mmの搬送用 シューター上に置かれた時の基板中央部の下方向への標 み量を計算した。

# [0020]

## (表1)

回路基板の縦弾性率 (kg/mm <sup>1</sup> )	下方向へのたわみ量 (mm)
350	4. 32
500	3.02
750	2. 02
1000	1.50
1 2 5 0	1. 21
1500	1.01
1750	0.86
2000	0.76
2 2 5 0	0.67
2500	0.60

【0021】表1に示されるように、縦弾性係数100 Okgf/mm<sup>2</sup>以上では、撓み量が1.5mm以下と なり、機送シューター上での自動機送及び収納用多段ラ ックへの自動収納が可能となる。また、基板自体に剛性 があることにより、ファンイン・アウト型のBGAパッ

5 を必要としないため、組立コストを低減できる。また、 ファンイン型の小型、小ピンのCSPパッケージも同様 の技術で実現できる。

【0022】また、本発明の半導体装置用回路基板は、 半導体素子をフェイスダウンで搭載する方式であるが、 半導体素子と回路基板とを金属線で接合するための開口 部を有しているので、該開口部を通してワイヤーボンデ ィングが可能となり、TABテープを用いた半導体パッ ケージのように、インナーリードボンディングに先立っ てインナーリードと半導体素子の電極パッドとの高精度 10 お、樹脂封止する手段は、金型を使用したトランスファ な位置合わせが不要となり、汎用のワイヤーボンダーを 使用できるため、設備投資や信頼性の面でも有利であ

【0023】また、本発明の半導体装置用回路基板は、 搭載する半連体妻子電極パッド列に対面する位置にスリ ット状の開口部を持ち、ここを通して素子電極パッドと 基板端子がワイヤーボンディングされるため、妻子サイ ズにほぼ等しいパッケージサイズにすることが可能であ るとともに、ワイヤー長を最短に抑えることが可能で、 高速動作対応の回路基板を提供することができる。さら 20 子が形成されている面の一部を拡大した平面図であり、 に素子裏面を露出して上向きに搭載できるため、ここに 放熱フィンを付けることで高放熱の半導体装置を実現す ることができる。

【0024】また、本発明の半導体装置用回路基板で は、外部導出用端子をエリアアレー状に配置するのが好 ましい。このようにすると、端子ピッチが大きくなり、 マザーボードに実装する際の負荷が軽減される。

【0025】また、本発明の半導体装置用回路基板は、 半導体装置が搭載される部分に、多孔質ポリテトラフロ ロエチレン (PTFE) を基材としその両面に接着材が 30 形成されたダイアタッチシートを貼り付けた構成とし、 これを用いて半導体素子を搭載することが好ましい。ト ランスファモールドする際、半導体素子裏面を露出させ ようとすると、モールド金型が素子裏面に直接触れて荷 重を掛けることになるが、このようなダイアタッチシー トを貼り付けた構成とすることで、多孔質PTFEが緩 衝材として作用するため、半導体装置の封止工程におい てチップ割れを生ずることがない。また多孔質PTFE は通気性があるため、半導体装置をマザーボードに半田 実装する際のパッケージリフロークラックの発生を防ぐ 40 ニンができる

【0026】また、本発明の半導体装置用回路基板は、 搭載される半導体素子の電極パッドと結線するための回 路基板上の端子面と、外部導出用の端子が形成される側 の回路基板最外表面との間に0、05mm以上の段差を 形成するのが好ましい。このようにすることで、ワイヤ ーボンディング時におけるステッチ側のワイヤー高さ部 分を回路基板内部に収めることができ、トランスファモ ールド法による一括樹脂封止時に、上下型とも平坦なプ 素子外形の異なるものを封止する場合にも、同一の金型 を使用することができ、アセンブリコストの低減が可能

【0027】また、本発明の半導体装置用回路基板は、 半邁体素子を搭載すべき基板ユニットを経構複数列マト リクス状に配置した構成を採用した場合、ワイヤーボン ディング後に複数個を一括して樹脂封止し、その後でダ イシング法により個片化することとなる。このため、安 価な村上樹脂を使用でき、また生産性も良好となる。な モールド法に限られるものではない。例えば、マスクを 介して液状樹脂を充填するようにしてもよいし、或いは ディスペンサーを用いて液状樹脂を直接充填するように してもよい。

[0028]

【実施例】以下 図面を絵照したがら本発明の実施例を 鎖田ナス

【0029】 (実施例1) 図1は本発明に係る半導体装 置用回路基板の一例を示すもので、図1 (A) は外部端 図1 (B) は図1 (A) のX-Xでの断面図である。図 1 (A)、(B) において、10は回路基板、11は外 部端子、12は内部端子をそれぞれ示しており、図1 (A) ではカバーシート14に覆われている導体回路の うち2個の配線部13(外部端子用ランド及び引出し配 線)を図示してある。また、15はスリット状の開口 部、16はBTレジンからなる基材である。そして、図 1において点線で区画した部分が一つの基板ユニットU である.

【0030】図2は図1に示した回路基板の全体を示す もので、図1に示した基板ユニットUを $3 \times 5 = 15$ 個 のマトリクス状に配列したものを1グループとし、さら にこれを4グループ1列に配列して短冊状としたもので ある。この回路基板10のサイズは幅65mm、長さ2 50mm、厚さ0.23mmである。

【0031】図3は図1に示す回路基板に半導体素子を 搭載した状態を示すもので、図3 (A) はワイヤーボン ディングを行った後の外部端子が形成されている面の平 面図であり、図3 (B) は図3 (A) のX-Xでの断面 図である。図3 (A) において点線で示された部分が搭 載されている半導体素子21の外形を示す。この半導体 素子21は回路基板の基材16側に接着層22を介して フェイスダウンで搭載されており、その電極端子23と 回路基板の内部端子12が開口部15を通して金ワイヤ 一からなるボンディングワイヤー24で結線されてい る。なお、図3 (A) ではボンディングワイヤー24を 一部だけ図示してある。

【0032】このように半導体素子21を搭載した後、 スリット状の開口部15及び隣接する半導体素子間のス レート状金型を使用することができる。このため半導体 50 ペースに封止樹脂を充填し、ダイシング法により個片化 することにより所望の半導体装置を得ることができる。 この封止樹脂の充填は、金型を使用したトランスファモールド法により実施される。その他の手段として、図4 に示すように、ワイヤーボンディングの終わった半導体 素子付き回路基板をその基板刺さ下にして固定治異Bし、 クラ日を用いて半導体素干削のスペース部及び基板のワイヤーボンディング用開口部に液状樹脂25を充填す る。この作業は樹脂の充填性を良くするために減圧す の内で行う。マスクMとしてはメタルマスク又はスクリーンマスクを用いることができる。また、図示はしてスクリーンマスクを用いることができる。また、図示はしていないが、ディスペンサーを用いて液状樹脂を半導体票日間のスペース部及び基板のワイヤーボンディング用開口 部に鈴布充填してもよい。

【0033】図5は図1の回絡基を用いて作製された 半導体装置の概略断面図である。の二半導体装置26 は、図3の如く回路基版に半導体素子21を搭載した 後、金型を使用したトランスファモールド法によりスリ ット状の側口部及び瞬接する半導体素子間のスペースに 封止樹脂27を充填し、ダイシング法により個片化した ものである。図示の半導体装置26では、外部端子によ ロボールを付けて外部電極28としてある。半導体装置 26の実際の外形サイズは8.5×15mmで、高さが 1.1mm、外部端子が66ビンである。

【0034】図6は図1に示す半導体装置用回路基板の 製造方法を示した工程図であり、以下、同図に示された 製造方法を影明する。

【0035】まず、図6 (A) に示すように、BTレジンガラス布31の両面に網箔32を乗り付けた厚さ0.1mmの積層板(三菱ガス化学製「CCLーHL83 0」)を基材として用意し、その基材にワイヤーボンディング用の開口部33をルーター加工により形成した。なお、使用した基材の縦弾性係数は2000kg「/mである。次に、図6 (B) に示すように、回路形成で 面側のみにフォトレジスト34 (旭化成工業株式会社製「サンフォートAQ」)を30μm単でパターン形成した後、図6 (C) に示すように、エッチングにより回路35を形成すると同時に反対側の網箔32を全面除去した。その後、図6 (D) に示すように、1%の水酸化ナリウム水気がでフォトレジスト34を3

【0036】一方、図6(日)に示すカバーフィルムを作製した。このカバーフィルムは、別に用意した厚さ 0.1 mm、縦弾性係数2000kg f / mm²のガラスエポキシ基板36に、厚さ25μmのポリイミド系ボンディングシート37をラミネートし、金型を用いたパンチング法により外部端子用の間口部38と内部端子露出用の側口部39を形成したものである。

【0037】そして、図6(F)に示すように、このカ パーフィルムに前記回路パターン形成済みの基板を位置 合わせし、加熱加圧法によりラミネートした後、図6 (G) に示すように、カバーフィルムの開口している部分に、厚さ  $1 \mu$  mのN i メッキと厚さ 0.  $1 \mu$  mの企メッキを無電解めつき法により順次施して内部端子 4 0 と が称者子 4 1 を形成して所望形状の半導体装置用回路基 板を得た。

【0038】図7は上記の回路基板を用いて作製された 半導体装置の製造方法を示した工程図であり、以下、同 図に示された製造工程を説明する。

【0039】まず、図7(A)に示す如く、図6の工程
10で作製した回路基板を用意する。そして、図7(B)に
示すように、多孔質ポリテトラフロロエラレン(PTFE)の両面にエポキン樹脂を含浸させたダイアタッチフィルム42(ジャパンゴアテックス株式会社製「アプソーポンド」)を貼り付け、該ダイアタッチフィルム42を介して素子サイズ8×15×0.4mmの半導体素子43を維方向に3個搭載し、図2に示すような短冊状の基板を得た。この短冊状の基板を60mm幅の搬送用シューター上に置いたところ、下方向への基板の機みは中央部で約0.2mmとなり、自動搬送を問題なく行うこ20とができた。

【0040】 次に、図7(C) に示すように、半導体素 子43の電極端子44と四略基板の内部端子40を金ワ イヤー(田中電子工業株式会社製「GMH25μm ø」) からなるボンディングワイヤー45によりワイヤーボンディングした。 続いて、関7(D)に示すよう に、エボキシ樹脂(日本民会社製「MP-740 0」) からなる対止樹脂46を用いたトランスファーモールド法により、複数個の10を一括でモールドすると ともに、カバーフィルムの側口部38に半田ボール(千 30 住金属工業株式会社製「SPAKLE BALL S 0.5ø」)を取り付けて外部電極47を形成した。その後、ダイシンが注により個折化し、図7(E)に示すような研究の半填体機を整合性。

【0041】 (実施例2) 図8は図5に示した半導体装 置の変形例を示す断面図である。実施例1との構造の違 いは、カパーシート14の厚みを20~30 umと薄く し、それに伴って封止樹脂27の充填時に使用する下金 型の形状に凹部を設けることで、ボンディングワイヤー 2 4 のループ高さ部分を封止するように工夫した点にあ 40 る。本実施例における基板作製の工程フローを図9に示 す。実施例1と異なる点は、基材16としてエポキシレ ジンガラス布の両面に銅箔を張り付けた厚さ0.1mm の積層板 (縦弾性係数1200kgf/mm²) を使用 したこと、カバーシート14の形成に感光性ソルダーレ ジスト (太陽インキ株式会社製「SR4000-AUS - 5」) を使用したこと、電気メッキ法により端子部及 び配線部にNi: 5 μ m以上+ Au: 0. 5 μ m以上を 形成したこと、及びワイヤーボンディング用側口部の形 成を電気メッキ後に実施したことである。

【0042】このプロセスにより、実施例1と同一サイ

ズの短冊状基板を作製し、ダイアタッチフィルムを介し て半導体素子を搭載した後、60mm幅の搬送用シュー ター上に置いたところ、下方向への基板機みは中央部で 1. 1 mmとなり、自動搬送は問題なく行うことができ

【0043】 (実施例3) 図10は本発明に係る半導体 装置の別の例を示す断面図である。この半導体装置は 外部端子が半導体素子の面内領域だけでなく、半導体素 子の外周部にも形成される、所謂ファンイン・ファンア ウトタイプである。具体的には、半導体素子51の電極 パッド列に対面した開口部52を挟んで、両側に半田ボ 一ルからなる外部電極53が形成されているものであ り、半導体素子が比較的小さく且つ端子数が多い場合に 適している。使用されている材料、製造工程は実施例1 とほぼ同様であり、54はエポキシ樹脂からなる封止樹 脂、55はダイアタッチフィルム、56はBTレジンガ ラス布からなる基材、57は銅箔をエッチングした回 路、58はカバーシートである。

【0044】 (実施例4) 図11は図10に示した半導 体装置の変形例を示す断面図ある。この半導体装置は トランスファモールドする際の封止領域を半導体素子の 周辺近傍に限定したものである。ワイヤーボンディング 用の開口部よりも外側に配置される外部端子が多い場 合、このような形態にすることで、半導体装置の反りが 低減されると同時に、実装基板 (マザーボード) に対す る追随性が良いため、外部電極53内に発生する熱スト レスが低減される.

【0045】 (実施例5) 図12は本発明に係る半導体 装置のさらに別の例を示す断面図である。この半導体装 置では、電極端子62が素子の中心に沿って設置された 30 半導体素子61を搭載している。用いられている材料及 び製造方法は実施例2とほぼ間様であり、63はダイア タッチフィルム、64はBTレジンガラス布からなる基 材、65は銅箔をエッチングした回路、66はカバーシ ート、67は半田ボールからなる外部電極、68はエポ キシ樹脂からなる封止樹脂、69は金ワイヤーからなる ボンディングワイヤーである。

【0046】 (実施例6) 図13は本発明に係る半導体 装置のさらに別の例を示す断面図である。この半導体装 置は、半導体素子71の搭載に一般的なダイアタッチペ 40 させることで、第一の絶縁層104をパターン形成し ースト72 (日本エイブルスティック株式会社製「エイ ブルボンド8390」)を用いており、半導体素子71 の裏面及び側面を囲むようにエポキシ樹脂(日東電工株 式会社製「MP7400」) からなる封止樹脂73で封 止したものである。その他の材料及び製造方法は実施例 2とほぼ同様であり、74はBTレジンガラス布からな る基材、75は銅箔をエッチングした回路、76はカバ ーシート、77は半田ボールからなる外部電極である。 この実施例の半導体装置は、汎用のダイアタッチ材で半 導体素子を搭載しているために安価で半導体装置を組み 50 【0051】続いて、図16(A)に示すように、第二

立てることができる。また、半導体素子の周囲全体を封 止するため、半導体素子の厚みに関係なく同一のモール ド金型で封止できるので、低コストで多品種に対応する ことができる。もちろん前述の多孔質PTFE基材のダ イアタッチシートを用いてもよいことは言うまでもな

【0047】 (宝飾例7) 図14は木奈明に係る半導体 装置のさらに別の例を示す断面図である。この半導体装 置は、半導体素子サイズの割りに端子数が特に多い場 今、 または特に高速化を要求される半導体素子を搭載す る場合に適したものである。同図において81は半導体 素子、82は多孔質PTFEを用いた前述のダイアタッ チフィルム、83はBTレジンガラス布からかる基材 84は第一の回路、85は第一の絶縁層、86は第二の 回路、87は第一の回路84と第二の回路86を連絡す るスルーホール、88は第二の絶縁層(ソルダーレジス ト)、89は半田ボールからなる外部電極、90は金ワ イヤーからなるボンディングワイヤー、91はエポキシ 樹脂からなる封止樹脂である。この実施例の半導体装置 20 は、第一の同路84がグランドでは電源ライン届として 機能するので、高速動作時の同時スイッチングノイズに 対する電源電圧の変動を抑えることができ、誤作動が起 きにくい構造となる。また、半導体素子の電極パッドを 1 辺あたり 2 列に配置し、且つ基板側のワイヤーボンデ ィング位置を図示のように振り分けることで、多数の端 子接続が可能となる。

【0048】図15及び図16は図14に示す半導体装 置を作製するための回路基板の製造方法を示した工程図 である。以下、同図に示された製造工程を説明する。 【0049】先ず、実施例1の場合と同様、図15

(A) に示すように、BTレジンガラス布101の画面 に銅箔102を張り付けた厚さ0、1mmの積層板 (三 菱ガス化学製「CCL-HL830」)を基材として用 意した。そして、図15 (B) に示すように、前述と同 様のエッチング法で一方の面に回路103を形成すると 同時に反対側の銅箔102を全面除去した。次いで、図 15 (C) に示すように、回路103の上に、感光性の 絶縁樹脂(日本ペイント株式会社製「プロビーコート5 〇〇〇1)を途布し、靏光及び現像工程を経てから乾燥

【0050】次に、図15 (D) に示すように、第一の 絶縁層104以外の所定箇所にカバーコート材105を コーティングしてから、開口部を含む全面に厚さ1μm の無電解鋼メッキを施し、さらに電解鋼メッキを施して 厚みを15μmまで増加させたメッキ層106を形成し た。その後、図15 (E) に示すように、さらにレジス ト製版を行って、第二の回路107をエッチング法で形 成するとともに、カバーコート材105を除去した。

11

の回路107の上から第一の絶縁層104と同様の第二 の絶縁層108をフォトリソグラフィー法でパターン形 成した。その後、図16 (B) に示すように、露出した 金属面に1μmのNiメッキを施してメッキ層109を 形成した後、図16 (C) に示すように、ワイヤーボン ディングに必要な開口部110をパンチング法により形 成した。さらに、露出した金属面に無電解金めっきを 3 μmの厚さで施してから、図16 (D) に示すよ らに、露出した外部端子部に実施例1と同様の半田ボー ルからなる外部電極111を形成して所望形状の半導体 10 【図16】図15に続く後半の工程図である。 装置用回路基板を得た。

#### [0.05.2]

【発明の効果】以上説明したように、本発明によれば、 新たに設備投資をすることなく汎用のリードフレーム用 アセンブリ装置を流用することができ、また樹脂封止、 個片化等の作業を効率良くしかも安価に行うことが可能 である。

【0053】また、構造面では、フェースダウンのチッ プサイズパッケージ構造を探ることができるため、高速 ・高放熱デバイスに対応可能であるとともに、スティフ 20 14 カバーシート ナを用いることなくファンイン・アウト機造を採ること も可能である。さらに、半田実装時のパッケージクラッ ク耐性に優れるとともに、放熱特性にも優れたものとな る。

# 【図面の簡単な説明】

【図1】 本発明に係る半導体装置用回路基板の一例を示 すもので、図1 (A) は外部端子が形成されている面の 一部を拡大した平面図であり、図1 (B) は図1 (A) のX-Xでの断面図である。

【図2】図1に示した回路基板の全体を示す平面図であ 30

【図3】図1に示す回路基板に半導体素子を搭載した状 態を示すもので、図3 (A) はワイヤーボンディングを 行った後の外部端子が形成されている面の平面図であ り、図3 (B) は図3 (A) のX-Xでの断面図であ

【図4】樹脂封止手段の他の例を示す説明図である。

【図5】図1の回路基板を用いて作製された半道体装置 の概略断面図である。

【図6】図1に示す半進体装置用回路基板の製造方法を 40 示した工程図である。

【図7】 同路基板を用いて作製された半導体装置の製造 方法を示した工程図である。

【図8】図5に示した半導体装置の変形例を示す断面図 である。 【図9】図8に示す半導体装置における基板作製の工程

フロー図である。

【図10】本発明に係る半導体装置の別の例を示す断面 図である。

【図11】図10に示した半導体装置の変形例を示す断 50 53 外部電極

面図ある.

【図12】本発明に係る半導体装置のさらに別の例を示 才断面図である

【図13】 本発明に係る半導体装置のさらに別の例を示 寸断面図である。

【図14】本発明に係る半導体装置のさらに別の例を示 す断面図である。

【図15】図14に示す半導体装置を作製するための回 路基板の製造方法を示した前半の工程図である。

【図17】従来技術の第一の例としてのTape BG Aの構造を示す断面図である。

【図18】従来技術の第二の例としてのFPBGAの構 造を示す断面図である。

【符号の説明】

- 10 回路基板
- 11 外部端子
- 12 内部端子
- 1.3 配線部
- - 15 願口部
  - 16 基材
- U 基板ユニット
- 21 半導体素子
- 22 接着屬
- 23 電極端子 2.4 ボンディングワイヤー
- 25 液状樹脂
- 2.6 半導体装置
- 27 封止樹脂
  - 31 BTレジンガラス布
  - 32 銅箔
  - 33 開口部
  - 34 フォトレジスト
  - 3.5 回路
  - 36 ガラスエポキシ基板
  - 37 ボンディングシート
  - 38 外部端子用の開口部 39 内部端子用の開口部
- 40 内部端子
- 4.1 外部端子
- 42 ダイアタッチフィルム
- 4.3 半導体素子
- 44 電極端子
- 45 ボンディングワイヤー
- 46 封止樹脂
- 47 外部電極
- 5 1 半導体素子
- 5つ 脚口部

(8)



5 7 回路 カバーシート

6 1 半導体素子

6 2 雷極端子 ダイアタッチフィルム

64 基材

甘酸 カバーシート

外部電極

封止樹脂

ボンディングワイヤー

半導体素子

ダイアタッチペースト

7.3 封止樹脂 7 4 基材

7 5 回路

カバーシート 外部電極

半導体素子

õ

000

8 2 ダイアタッチフィルム

83 基材

第一の回路

第一の絶縁層 第二の回路

8 7 スルーホール

第一の絶縁隔 外部電極

ボンディングワイヤー

封止樹脂

BTレジンガラス布 101

銅箔 102

回路 103 第一の絶縁層

105 カバーコート材

106 メッキ層

107 第二の回路 第二の絶縁層 108

109 メッキ層 110 開口部

1 1 1 外部電極

[E]1]


(A) 0000000000000 00000000000000 00000000000000 000000000000000 00000000000000 00000000000000 0000000000000 00000000000000

(B)


000 00 0 0


0 0

[図2]




[3]4]







【図7】




【図10】




[図14]




[図11]



【図12】



[図17]



【図18】

